Empilements couramment utilisés pour les circuits imprimés multicouches HDI : conception, avantages et applications

Les PCB multicouches à haute densité (HDI) sont devenus l'épine dorsale de l'électronique de pointe, des smartphones 5G aux implants médicaux.et des fonctionnalités complexes dans des empreintes plus petitesMais le succès de ces circuits imprimés avancés dépend d'une décision critique de conception: l'empilement de couches.Alors qu'un pauvre peut paralyser les performances, provoquer des interférences, ou conduire à des retouches coûteuses.

Ce guide détaille les empilementations de PCB multicouches HDI les plus couramment utilisées, explique comment choisir la bonne configuration pour votre application et décrit les principaux principes de conception pour éviter les pièges.Que vous conceviez un circuit imprimé à 6 couches pour smartphone ou une carte de station de base 5G à 12 couches, la compréhension de ces piles vous aidera à libérer tout le potentiel de la technologie HDI.

Les principaux enseignements
1Les PCB multi-couches HDI (à 4 à 12 couches) utilisent des microvias (50 à 150 μm) et des vias échelonnés/empilonnés pour atteindre une densité de composants 2 à 3 fois plus élevée que les PCB multi-couches traditionnels.
2Les configurations les plus courantes sont les suivantes: 2+2+2 (6 couches), 4+4 (8 couches), 1+N+1 (nombre de couches flexible) et 3+3+3 (9 couches), chacune adaptée aux besoins spécifiques en matière de densité et de performance.
3.Une mise en place bien conçue réduit la perte de signal de 40% à 28 GHz, réduit le bruit croisé de 50% et réduit la résistance thermique de 30% par rapport à la disposition aléatoire des couches.
4Les industries telles que l'électronique grand public, les télécommunications et les appareils médicaux dépendent de piles spécialisées: 2+2+2 pour les smartphones, 4+4 pour les stations de base 5G et 1+N+1 pour les appareils portables.

Qu'est-ce qu'un empilage de PCB multicouches HDI?
Un empilement de PCB multicouches HDI est l'agencement de couches de cuivre conducteur (signal, puissance, terre) et de couches diélectriques isolantes (substrate, prepreg) dans un PCB.Contrairement aux PCB multicouches traditionnelles, qui reposent sur des voies perforées et des mises en page simples de signal-sol-signal, l'utilisation de stack-ups HDI:
a. Microvia: minuscules trous (50-150 μm de diamètre) qui relient des couches adjacentes (via aveugle: extérieure → intérieure; via enfouie: intérieure → intérieure).
b.Viaux empilés/étaglis: microvias empilés verticalement (empilés) ou décalés (étaglis) pour connecter des couches non adjacentes sans trous.
c.Avions dédiés: couches de sol et de puissance séparées pour réduire au minimum le bruit et améliorer l'intégrité du signal.
L'objectif d'une pile HDI est de maximiser la densité (composants par pouce carré) tout en maintenant des performances de signal à grande vitesse (25 Gbps+) et une efficacité thermiqueappareils à haute puissance.

Pourquoi la conception en empilement est importante pour les PCB multicouches HDI
Une mise en place mal conçue sape même les fonctionnalités HDI les plus avancées.
1Intégrité du signal: les signaux à haute vitesse (28GHz 5G, 100Gbps liens de centre de données) sont sensibles aux déséquilibres d'impédance et aux interférences.couche de signal adjacente au plan au sol) maintient une impédance contrôlée (50Ω/100Ω) et réduit la réflexion du signal de 30%.
2.Gestion thermique: les PCB HDI denses génèrent de la chaleur dans les plans de cuivre dédiés dans la chaleur de diffusion de l'empilement 2 fois plus rapidement que les dispositions traditionnelles, abaissant les températures des composants de 25 °C.
3Fabricabilité: les empilages trop complexes (par exemple, 12 couches avec des microvias de 100 μm) augmentent les taux de ferraille jusqu'à 15%; les conceptions optimisées gardent la ferraille <5%.
4Efficacité des coûts: le choix d'une pile à 6 couches au lieu de 8 couches pour un PCB pour smartphone réduit les coûts des matériaux de 25% sans sacrifier les performances.

Les PCB HDI multicouches les plus couramment utilisés
Les piles HDI sont classées par leur nombre de couches et leur configuration de microvia.

1. 2+2+2 (6 couches) HDI
Le stack-up 2+2+2 est le cheval de bataille de l'électronique grand public, équilibrant densité, performance et coût.
a.Sous-pièce supérieure: 2 couches (signaux supérieurs + 1 plancher intérieur) reliées par des microvias aveugles.
b.Cœur intermédiaire: 2 couches (alimentation interne 2 + signal interne 3) reliées par des microvias enfouis.
c. Sous-pièce inférieure: 2 couches (Inner 4 Ground + Bottom Signal) reliées par des microvias aveugles.
Principales caractéristiques:
a.Utilise des microvias empilés (en haut → à l'intérieur 1 → à l'intérieur 2) pour connecter les couches extérieures et moyennes.
b.Les plans au sol dédiés adjacents aux couches de signal réduisent le bruit croisé.
c. Prend en charge les BGA de 0,4 mm d'envergure et les passifs 0201, idéal pour les appareils compacts.
Les indicateurs de performance:
a. Perte de signal à 28 GHz: 1,8 dB/pouce (contre 2,5 dB/pouce pour les PCB traditionnels à 6 couches).
b.Densité des composants: 800 composants/pouce carré (2 fois la densité traditionnelle de 6 couches).
Meilleur pour:
a.les smartphones (par exemple, les circuits imprimés principaux de l'iPhone 15), les tablettes, les appareils portables (horloges intelligentes) et les capteurs IoT.
Les avantages et les inconvénients:

2. 4+4 (8 couches) HDI
Le stack-up 4+4 est le choix idéal pour les appareils de haute performance de milieu de gamme, ajoutant deux couches supplémentaires à la conception 2+2+2 pour des chemins de signal et d'alimentation supplémentaires.
a.Sub-pièce supérieure: 4 couches (signal supérieur 1, signal intérieur 1, signal intérieur 2, signal intérieur 3) reliées par des microvias empilés.
b.Sous-pièce inférieure: 4 couches (signaux intérieurs 4 et 3, intérieurs 5 et 5, puissance intérieure 6, signal inférieur 4) reliées par des microvias empilés.
c.Viaux enterrés: connecter le canal interne 3 (sous-étape supérieure) au canal interne 4 (sous-étape inférieure) pour l'acheminement des signaux entre les étapes.
Principales caractéristiques:
a.Quatre couches de signaux dédiées (supportant des chemins de 4 x 25 Gbps).
b.Plaines de puissance doubles (par exemple, 3,3 V et 5 V) pour les systèmes à plusieurs tensions.
c. Utilise des microvias perforées au laser (diamètre 75 μm) pour une grande précision.
Les indicateurs de performance:
a. Contrôle de l'impédance: ± 5% (critique pour les 5G mmWave).
b.Résistance thermique: 0,8°C/W (contre 1,2°C/W pour une pile à 6 couches).
Meilleur pour:
a. petites cellules 5G, smartphones de milieu de gamme (par exemple, la série Samsung Galaxy A), passerelles IoT industrielles et capteurs ADAS pour l'automobile.
Les avantages et les inconvénients:

3. 1+N+1 (nombre de couches flexible) HDI
L'empilement 1+N+1 est une conception modulaire où N est le nombre de couches internes (2 ), ce qui le rend polyvalent pour les besoins personnalisés.
a.Couche supérieure: 1 couche de signal (microvia aveugles à l'intérieur 1).
b.Couches intérieures: N couches (mélange de signal, de puissance, par exemple, 2 couches de puissance pour N=4).
c. couche inférieure: 1 couche de signal (microvia aveugles à N interne).
Principales caractéristiques:
a.Nombre de couches internes personnalisable (par exemple, 1+2+1=4-couches, 1+6+1=8-couches).
b. Microvia stagnerés (au lieu d'être empilés) pour une fabrication plus simple dans les séries à faible volume.
c. Idéal pour la prototypage ou les conceptions ayant des besoins uniques en puissance/signaux.
Les indicateurs de performance:
a. Perte de signal: 1,5 à 2,2 dB/pouce (différente selon la N; plus faible pour les plans au sol plus élevés).
b.Densité des composants: 600 à 900 composants/pouce carré (augmentation avec N).
Meilleur pour:
a.Prototypes (par exemple, appareils IoT en démarrage), appareils médicaux portables (par exemple, moniteurs de glycémie) et capteurs industriels à faible volume.
Les avantages et les inconvénients:

4. 3+3+3 (9 couches) HDI Stack-Up
La pile 3+3+3 est une conception haute performance pour les systèmes complexes, avec trois sous-piles égales:
a.Sub-pièce supérieure: 3 couches (signaux supérieurs 1, terre interne 1, puissance interne 2) → microvias aveugles.
b.Sous-pièce moyenne: 3 couches (signaux intérieurs 3, 2 et 4, et intérieurs 5, 3) → microvias enfouis.
c. sous-pièce inférieure: 3 couches (puissance interne 6, sol interne 7, signal inférieur 4) → microvias aveugles.
Principales caractéristiques:
a.Triple plan au sol (réduction maximale du bruit).
b.Soutient plus de 4 paires de différentiels à haute vitesse (100 Gbps+).
c.Utilise des microvias remplis de cuivre pour les circuits électriques (porte 5 ‰ 10 A par voie).
Les indicateurs de performance:
a.perte de signal à 40 GHz: 2,0 dB/pouce (meilleur niveau pour l'IDH).
b. Transmission transversale: <-40 dB (contre <-30 dB pour une pile à 8 couches).
Meilleur pour:
a.5G stations de base macro, émetteurs-récepteurs de centres de données (100 Gbps+), avionics aérospatial et appareils d'imagerie médicale haut de gamme.
Les avantages et les inconvénients:

Comparaison des accumulations communes de l'IDH
Utilisez ce tableau pour évaluer rapidement quelle pile correspond aux besoins de votre projet:

Principaux principes de conception pour les emplacements de PCB multicouches HDI
Suivez ces principes pour optimiser les performances:
1. Coupler les couches de signal avec les plans au sol
Chaque couche de signal à grande vitesse (≥ 1 Gbps) doit être adjacente à un plan solide au sol.
a. Réduit de 50% la surface de la boucle (une source majeure d'IME).
b. Maintient une impédance contrôlée (par exemple, 50Ω pour les signaux à extrémité unique) en assurant une épaisseur diélectrique constante entre la trace du signal et la terre.
Exemple: dans une pile 2+2+2, placer le signal supérieur (28 GHz) directement au-dessus du sol intérieur 1 réduit la réflexion du signal de 30% par rapport à une couche de signal sans sol adjacent.

2. Couches de puissance et de signal séparées
Les plans de puissance génèrent du bruit (ondulation de tension, commutation de transitoires) qui interfère avec les signaux à grande vitesse.
a.Placez les plans de puissance du côté opposé des plans au sol par rapport aux couches de signal (par exemple, signal → sol → puissance).
b.Utiliser des plans de puissance distincts pour différents niveaux de tension (par exemple, 3,3 V et 5 V) afin d'éviter les interactions croisées entre les domaines de puissance.
c. Ajouter des condensateurs de découplage (taille 01005) entre les plans de puissance et les couches de signal pour supprimer le bruit.
Données: la séparation des couches de puissance et de signal par un plan au sol réduit de 45% le bruit lié à la puissance dans les conceptions de 10 Gbps.

3Optimiser le placement des microvia
Les microvias sont essentiels pour la densité de l'IDH, mais peuvent causer des problèmes de signal s'ils sont mal placés:
a.Viaux empilés: utilisation pour les conceptions à haute densité (par exemple, smartphones), mais limitation à 2 à 3 couches (l'empilement de plus de 4 couches augmente le risque d'annulation).
b.Viages stagnerés: Utilisation pour les conceptions à faible volume ou à haute fiabilité (par exemple, les dispositifs médicaux) ̇ils sont plus faciles à fabriquer et ont moins de vides.
c. Gardez les voies à l'écart des traces: placez les microvies à une distance ≥ 0,5 mm des traces pour éviter les pics d'impédance.

4. Équilibre des besoins thermiques et électriques
Les PCB HDI à haute densité retiennent la chaleur et conçoivent l'empilement pour la dissiper:
a. Utilisez 2 onces de cuivre pour les avions de puissance (contre 1 once) pour améliorer la conductivité thermique.
b. Ajouter des voies thermiques (remplies de cuivre, de 0,3 mm de diamètre) entre les composants chauds (par exemple, les modules 5G PA) et les plans internes du sol.
c.Pour les dispositifs de 10 W +, inclure une couche de noyau métallique (aluminium ou cuivre) dans l'empilement (par exemple, 2+1+2+1+2=8 couches avec 1 noyau métallique).
Étude de cas: Une pile 4+4 avec des plans de puissance de 2 oz et 12 voies thermiques a réduit la température d'un module 5G PA de 20 °C par rapport à une conception de 1 oz.

5Suivre les normes IPC-2226
L'IPC-2226 (la norme mondiale pour les PCB HDI) fournit des lignes directrices essentielles pour les empilés:
a.Diamètre minimal des microvies: 50 μm (percé au laser).
b.Distance minimale entre les microvias: 100 μm.
c. épaisseur diélectrique entre les couches: 50×100 μm (pour une impédance contrôlée).
Le respect de la norme IPC-2226 garantit que votre pile est fabriquable et répond aux normes de fiabilité de l'industrie

Sélection du matériau pour les empilages HDI

Les matériaux appropriés améliorent les performances de l'empilement.

Défis et solutions communs liés à l'empilement
Même avec une conception soignée, les piles d'IDH sont confrontées à des obstacles uniques.

Applications réelles des stack-ups HDI
1Électronique de consommation: Smartphones
a. Appareil: iPhone 15 Pro, le PCB principal
b.Plage en emplacement: 2+2+2 (6 couches)
c. Pourquoi: équilibre la densité (1 200 composants/pouce carré) et le coût; les microvias empilés permettent des BGA de 0,35 mm de hauteur pour la puce A17 Pro.
d.Résultat: PCB 30% plus petit que l'iPhone 13, avec des vitesses 5G 2 fois plus rapides (téléchargement de 4,5 Gbps).

2- Télécommunications: cellules de petite taille 5G
a.appareil: unité radio 5G Ericsson
b.Stap-up: 4+4 (8 couches)
c.Pourquoi: quatre couches de signal gèrent les signaux 28 GHz mmWave et 4G LTE; les plans de puissance double prennent en charge les amplificateurs 20W.
d.Résultat: 40% de perte de signal inférieure à celle des PCB traditionnels à huit couches, augmentation de la portée des petites cellules de 25%.

3Une échographie portable.
a.Dispositif: sonde à ultrasons GE Healthcare Logiq E
b.Stap-Up: 1+4+1 (6 couches)
c. Pourquoi: la conception modulaire répond aux besoins des capteurs personnalisés; le substrat polyimide résiste à la stérilisation (134 °C).
d.Résultat: sonde 50% plus légère que les modèles précédents, avec une image plus claire (grâce à un faible bruit croisé).

4Pour l' automobile: radar ADAS
a.Dispositif: module radar à pilote automatique Tesla
b.Plage en emplacement: 3+3+3 (9 couches)
c.Pourquoi: les plans de terre triples réduisent l'EMI de l'électronique automobile; les voies remplies de cuivre gèrent une puissance de 15 A pour les émetteurs radar.
d.Résultat: 99,9% de précision de détection sous la pluie/brouillard, répondant aux normes de sécurité ISO 26262.

Questions fréquemment posées sur les empilages de PCB multicouches HDI
Q: Comment choisir entre une pile 2+2+2 et 4+4?
R: Utilisez 2+2+2 si votre conception nécessite ≤2 chemins à grande vitesse (par exemple, smartphone avec 5G + Wi-Fi 6E) et donne la priorité au coût.5G petite cellule avec 28GHz + 39GHz) ou 10W+ dissipation de puissance.

Q: Les emplacements HDI peuvent-ils prendre en charge les PCB flexibles?
R: Oui, utilisez un empilement 1+N+1 avec un substrat de polyimide (par exemple, 1+2+1=4 couches HDI flexible).

Q: Quel est le nombre minimum de couches pour un PCB 5G mmWave?
R: 6 couches (2+2+2) avec le substrat RO4350 de Rogers. Moins de couches (4 couches) provoquent une perte de signal excessive (> 2,5 dB/pouce à 28 GHz).

Q: Combien coûte une pile HDI au prix des PCB?
R: Une pile 2+2+2 coûte 30% de plus qu'un PCB traditionnel à 6 couches; une pile 3+3+3 coûte 2 fois plus. La prime est compensée par une plus petite taille du dispositif et de meilleures performances.

Q: Ai-je besoin d'un logiciel spécial pour concevoir des piles HDI?
R: Oui, des outils comme Altium Designer, Cadence Allegro et Mentor Xpedition ont des fonctionnalités spécifiques à l'IDH: règles de conception de microvia, calculatrices d'impédance et simulateurs d'empilement.

Conclusion
Les multi-couches de PCB HDI sont les héros méconnus de l'électronique moderne, permettant les appareils compacts et hautes performances sur lesquels nous comptons quotidiennement.et les configurations 3+3+3 répondent chacune à des besoins uniques, des smartphones économiques aux stations de base 5G essentielles.
La clé du succès est de faire correspondre l'empilement à votre application: prioriser le coût avec 2+2+2, la performance avec 3+3+3 et la flexibilité avec 1+N+1.Combinez cela avec des principes de conception intelligents (couplage signal-sol), l'optimisation de microvia) et des matériaux de haute qualité, et vous allez créer des PCB HDI qui excèlent en densité, vitesse et fiabilité.

Comme l'électronique continue de se rétrécir et que les vitesses grimpent à 60 GHz+ (6G), la conception de l'empilement HDI ne fera que gagner en importance.Vous serez prêt à construire la prochaine génération de dispositifs de pointe, des plus petits., plus rapide et plus efficace que jamais.